AI 算力竞赛的咽喉：先进封装技术路线、台积电 3DFabric 与国产三家分工接力的全栈拆解

来源：飞书收到的 PDF《AI先进封装技术与产业链深度调研-V3》（创建于 2026-08-17 23:08 GMT+8，工具 WPS 演示；18 页 / pypdf 提取 6,876 字符 / 数据密度高于体量）。

本文基于该 PDF 全文 + Yole Group《Status of the Advanced Packaging Industry》 + 摩根士丹利（2026 CoWoS 需求预估）+ 花旗研报 + 灼识咨询（盛合大陆 2.5D 市占）+ Counterpoint / TrendForce（HBM 份额）+ 台积电技术论坛（2024-2026）+ IEEE / IEDM 公开路线图 + 各公司公告 / 招股书 共 9 类信源整合而成。所有数据点（光罩尺寸、HBM 颗数、产能数字、市占、客户集中度、代差年数、市场规模）均与 PDF 原文表格 / bullet 保持一致。

写在前面：当制程微缩独木难支，封装成为咽喉

过去三十年，半导体产业有一条默认的算力增长路径：每 18 到 24 个月把晶体管做小一代，性能翻倍、成本下降。这条路径到 3nm/2nm 节点已经撞到三堵物理墙——光罩极限、内存墙、功耗墙。但 AI 算力需求却在 2023 年之后以每年 3-5 倍的速度跳涨。

结果是什么？是封装取代制程成为 AI 芯片性能与供给的核心瓶颈。

这是一篇 18 页调研报告最核心的判断。但报告不止于这个判断——它沿着「技术全景 → 台积电体系 → 国产三家 → 前景展望」四章，把先进封装从「配角」变成「咽喉」的整套产业逻辑给拆出来了。下文按报告的章节顺序，把这四章的内容串起来，加上我的解读和延伸。

0.1 一张产业地图：先进封装的分工与流转

先用一张图把整份报告的骨架立起来——先进封装不是一条流水线，而是「技术路线 × 产业环节 × 参与主体」三层叠在一起的分工结构：

读图的方式：三重物理约束是出发点（光罩极限锁死单 die 面积、内存墙逼 HBM 贴身、功耗墙依赖封装结构）；它催生了四大技术路线（2.5D 是当前主战场、3D 是带宽终局、Fan-Out 做成本下沉、面板级做面积突破）；路线落到七大工艺环节，前半段在晶圆厂、后半段在 OSAT；最后落到参与主体——台积电以 3DFabric 一站式吃全链，国产以「盛合前段 + 长电/通富后段」分工接力，HBM 三家则是所有路线的共同上游约束。

这张图的每一层，正文都会拆开讲。先记住「路线 → 环节 → 主体」三层骨架，后面不会被细节带偏。

0.2 一份阅读路径建议

• 工程师：直接看第一章（三重物理约束 + 四大技术路线 + 七大工艺环节）
• 产业研究员：重点看第二章（台积电 3DFabric）+ 第三章（国产三家分工）
• 投资人：看第三章价值量分布 + 第四章市场规模与五大趋势
• 政策研究者：看 3.4 技术代差量化 + 4.2 五大趋势中的「国产从拼流程到建生态」

一、技术全景：三重物理约束催生四大技术路线

1.1 算力撞墙：先进封装从「配角」变成「咽喉」

报告开篇给了几个量化指标：

• 单芯片晶体管数量级：10¹²+（Chiplet 拼接后）
• 单封装 HBM 堆栈数量：8+ 颗（CoWoS-S 现行方案为 2 颗 SoC 搭 8 颗 HBM，Rubin Ultra 规划升至 12 颗）
• CoWoS 光罩尺寸演进：3.3x → 9.5x（2023 → 2027E）
• 封装在 AI 加速卡 BOM 中占比：~50%

这组数字的潜台词是：单 die 面积在物理上已经到顶，单一制程节点已经无法独立支撑 AI 算力增长，必须靠封装这一层「外部扩展」来补。

三重物理约束：

1. 光罩极限：单 die 面积被锁死在约 858mm²（26×33mm 光罩），AI 芯片算力增长只能依靠多 die 拼接
2. 内存墙：HBM 必须紧贴计算 die 放置才能满足带宽需求，2.5D 中介层是目前唯一大规模量产的 HBM 近距集成方案
3. 功耗墙：单封装功耗迈向 2000W+，供电与散热设计深度依赖封装结构（背面供电、CoW embedded、液冷载板）

三重墙同时撞上，单点制程微缩独木难支——封装从后段组装变成前段协同，话语权自然迁移。

产业含义：先进制程+先进封装一体化能力，取代单点制程节点，成为 AI 芯片代工的定价权来源。台积电 CoWoS 产能 2023-2026 连续三年供不应求即为例证。

对国产链：当先进制程受管制约束，封装是少数可以「用面积换性能」的追赶路径，Chiplet + 2.5D 成为国产 AI 芯片的事实标准架构。

对投资：封装设备、载板、HBM、测试四大环节的资本开支强度与国产化弹性，均超过传统封测周期。

1.2 四大技术路线：2.5D / 3D / Fan-Out / 面板级

报告给了一张关键对比表（见 P5），把先进封装的四大路线拉到同一坐标系里看：

四条路线的物理形态示意（ASCII 简化版，便于在脑子里建立直觉）：

CoWoS-S（2.5D · 整片硅中介层）             SoIC（3D · 混合键合堆叠）
┌──────────────────────┐                ┌──────────┐
│ HBM  HBM  HBM  HBM   │                │   SRAM   │ ← die A
├──────────────────────┤ ←─ TSV ──      ├──────────┤ ← 混合键合 9µm
│       Si Interposer  │                │   Logic  │ ← die B
├──────────────────────┤                └──────────┘
│   GPU Die            │                  纵向带宽密度最高
└──────────────────────┘
   横向多 die + HBM 集成

InFO / XDFOI（Fan-Out · 无基板）           FOPLP / CoPoS（面板级 · 方形）
  ╭──────╮  ╭──────╮                     ┌─────────────────┐
  │ die  │──│ RDL  │                     │ die  die  die   │
  ╰──────╯  ╰──────╯                     │                 │
   重构晶圆 + 重布线                     │  方形面板        │
   无中介层，成本低                      │  面积 >95%       │
                                         └─────────────────┘
                                            下一代大尺寸方案

四条路线的判断可以压缩成几句：

• 2.5D 是当前 AI 主战场——没有它就做不了 HBM 近距集成
• 3D 是带宽密度的终局——但要靠混合键合（无凸块）工艺撑起来
• Fan-Out 不等于低端——长电 XDFOI 用有机 RDL 把成本压到 CoWoS 的 60%（花旗口径）
• 面板级是面积维度的下一跳——从 12 英寸圆片到方形面板，面积利用率从 ~85% 升到 95%+

四大路线不是替代关系，而是分层关系：2.5D 是横向集成（多 die + HBM），3D 是纵向堆叠（缓存+计算 die），Fan-Out 是成本下沉（I/O 中等场景），面板级是面积突破（多 die 多 HBM 单封装）。AI 旗舰卡会同时用 2.5D+3D（如 CoWoS-S + SoIC），边缘 AI 可能只用 Fan-Out。

1.3 七大工艺环节：前段在晶圆厂，后段在 OSAT

报告把整个 CoWoS 类 2.5D 流程拆成七大环节，并明确划分前段/后段：

前段/后段交接点（中介层→后段）是产业责任的分界——也是良率责任最容易扯皮的环节。

为什么这样分工：前段本质是晶圆工艺（中介层、TSV、微凸块、混合键合都依赖光刻与薄膜设备，只有晶圆厂能做），后段本质是组装与测试（FCBGA 贴装、底填、成品测试是 OSAT 三十年积累的主场）。

国产链条的拼法：类 CoWoS 流程可由多家拼出——中介层与晶圆级互连（盛合晶微）+ 后段 FCBGA 集成与测试（通富/长电）。与台积电「一站式」模式对照，国产用产业链协同补单点能力，代价是交接点的良率责任界定与产能匹配更复杂。

1.4 技术迭代主线：面积放大、间距缩小、形态从圆到方

报告把技术演进压缩到三个维度：

• 面积维度：中介层从 1x 光罩（标称 858mm²，扣除划片边后可用约 830mm²）扩到 2027 年 9.5x（约 8000mm²），单封装集成 12+ 颗 HBM，撞向翘曲与应力极限
• 间距维度：混合键合间距 9µm（已量产）→ 6µm（2026）→ 4.5µm（2029 规划），每代 I/O 密度接近翻倍，3D 堆叠走向芯粒级
• 形态维度：FOPLP / CoPoS 把加工对象从 12 英寸圆片换成方形面板，面积利用率从约 85% 升至 95% 以上，玻璃基板解决大尺寸翘曲

这三个维度串起来，就是先进封装未来五年的演进路径：用更大面积装更多 HBM、用更小间距做更高密度、用方形面板突破圆晶成本。

二、台积电：3DFabric 体系 + 三年十倍 CoWoS 扩产，定义行业节奏

2.1 3DFabric 体系：CoWoS 三代同堂 + SoIC 向芯粒级键合演进

台积电把它的先进封装打包成 3DFabric 品牌，下面分两条产品线：

• 后段 2.5D 系列 CoWoS（CoWoS-S / CoWoS-R / CoWoS-L 三代同堂）
• 前段 3D 系列 SoIC（混合键合向芯粒级演进）

CoWoS 三代的对比（见 P9）：

三代的分工很清楚：

• CoWoS-S 守住最高密度最高单价的旗舰
• CoWoS-R 用有机 RDL 把成本做低，吃中低端
• CoWoS-L 是当下最关键的——它用「硅桥 + RDL 混合」绕开整片硅中介层的高成本，但保留局部高密度，是 HBM4 时代的主战场

前段 3D 的 SoIC 节奏：键合间距 9µm 量产（MI300 已采用）→ 6µm（2026）→ 4.5µm（2029 规划）。与后段 CoWoS / InFO 组合成完整 3DFabric——SoIC 负责 die 间纵向堆叠，CoWoS 负责横向集成 HBM。对标的 Intel Foveros Direct 同处 9µm 节点，但量产规模差距明显。

护城河（台积电自己的说法）：

1. 制程 + 封装一体化交付：客户一次流片即可获得「先进制程 die + CoWoS 成品」，良率责任单一
2. 生态绑定：HBM 厂（海力士 / 三星 / 美光）、EDA（UCIe / 3Dblox）、设备商全部围绕其路线图协同
3. 产能即话语权：连续三年供不应求下，CoWoS 分配事实上决定了各家 AI 芯片的出货天花板

这三条护城河合在一起才是完整的壁垒——「工艺 + 产能 + 生态」一体。国产要复制的不是任何一项，是这三项的协同。

2.2 CoWoS 月产能：三年十倍的扩产曲线

报告给了一条关键曲线（P10）：CoWoS 月产能从 2023 年的 1.7 万片 → 2024 年 3.3 万片 → 2025 年 7.5 万片 → 2026E 12-14 万片 → 2027E 17 万+片。

口径说明（报告里专门标了，避免误读）：

• 2023 年 1.7 万片 / 月为供应链普遍引用值
• 2024 年 3.3 万片为年底口径
• 2025 年 7.5 万片为年中后爬升水平
• 2026E / 2027E 为产业预估区间中值（来自大摩等外资预估），非公司指引
• 公司口径仅表述为「先进封装产能 2025 年同比翻倍以上」

扩产落点：嘉义 AP7、竹南 AP6 为主力，台中、台南及美国亚利桑那（规划中）协同；日本熊本亦评估后段产能。

瓶颈转移：随着产能开出，约束从 CoWoS 本体转向 HBM 供给与大尺寸载板（ABF）交付——2026 年之后的瓶颈不在台积电，而在 HBM 和载板。

外溢效应：日月光、Amkor 承接外溢的后段订单，oS（on-substrate）环节外包比例上升。这是为什么 OSAT 厂商（特别是日月光、安靠）在 AI 算力周期里也被市场重估——它们不是 AI 主角，但 AI 给了它们显著的下游外溢。

2.3 需求结构：英伟达吃下六成 CoWoS，HBM 三家垄断格局同步固化

集中度极高：大摩预估 2026 年 CoWoS 需求约 100 万片，英伟达约 60%、博通约 15%、AMD 约 11%，前三家合计近九成。头部客户砍单即行业波动——这是 CoWoS 产能故事里的最大风险敞口，单一客户依赖度过高。

HBM 联动：HBM 供应商全世界只有海力士、三星、美光三家。2026Q1 份额预估（Counterpoint / TrendForce 口径）：海力士 58%、三星 21%、美光 21%，三家合计就是全部市场。HBM4 代际切换中，海力士绑定台积电 CoWoS-L 生态的优势继续放大。

对国产的含义（报告原文）：HBM 是国产 AI 封装最难补的环节——长鑫等尚处 HBM2E / HBM3 追赶期，管制清单直接覆盖 HBM2 及以上对华出口。

这一条是整份报告里对国产封装最不乐观的判断：HBM 既是 AI 算力的内存瓶颈，也是出口管制的直接卡点。封装路线可以追、设备可以囤、HBM 这一段靠「时间换产能」很难——因为 HBM 制程本身就是 DRAM 厂的顶级工艺，国产 DRAM 厂目前还在 HBM2E / HBM3 区间追赶，HBM4 在能见度之外。

三、国产三家：路线对比与技术代差

3.1 两种产业组织方式：一站式 vs 分工接力

报告给了一张非常关键的组织模式对比图（P13）：

这是一个非常清醒的国产策略判断：国产不是抄台积电一站式，而是用产业链协同补单点能力——这是「打不过就组队」的产业现实主义。

代价是交接点的良率责任界定与产能匹配更复杂。但好处是「单点突破更快、扩产更灵活」——盛合可以集中力量攻前段，长电和通富可以分别做 RDL 扇出和后段集成，不需要每家都建全栈能力。

国产链条的拼法（报告原文）：类 CoWoS 流程可由多家拼出——中介层与晶圆级互连（盛合晶微）+ 后段 FCBGA 集成与测试（通富 / 长电）。盛合大陆 2.5D 市占约 85%（灼识咨询口径，2024），意味着前段这一段事实上已经被盛合吃下了。

3.2 三家技术参数对比：各攻一段，互补而非同质

报告给了一张核心对比表（P14-15），把国产三家拉到同一坐标系：

（注：通富微电「RDL 局部 0.4µm 级 / 混合键合 9µm 量产」在原 PDF 表格中位于通富列；这一参数相对其「后段集成」定位偏高，更可能反映其与盛合 / 长电协作产线的能力。且该口径与下文 3.4 节代差表中「混合键合尚未规模量产」存在张力——两处均为 PDF 原文表述，现有公开信息不足以裁定谁更准确，判断时建议采用 3.4 节更保守的口径。另，AMD MI350 系列已于 2025 年年中发布上市，表中 MI 系列放量节奏按 TrendForce 2026 年 9 月口径表述为 MI400/450 于 2026 年下半年起放量）

三家各自攻哪一段：

• 盛合晶微 = 「前段」——硅中介层 + 晶圆级键合，吃中介层制造+晶圆级键合这一段最高单价的加工费
• 长电科技 = 「有机 RDL」——用有机材料代替硅中介层，把成本压到 CoWoS 的 60%（花旗），吃 RDL 扇出制造
• 通富微电 = 「后段集成与测试」——不做中介层，吃 FCBGA 集成 + 成品测试，靠 AMD 绑定拿到量

这种分工是国产 AI 封装面对「单点打不过台积电」的现实主动做出的选择——各攻一段、协同接力。

3.3 加工价值量分布：越靠近晶圆级，单颗价值量越高

报告给了一条关键洞察（P15）：单颗 AI 封装加工价值量分布（定性量级示意）：

• 中介层制造 + 晶圆级键合（盛合 / 台积电前段）— 单价最高
• RDL 扇出制造（长电 XDFOI）— 单价居中
• FCBGA 集成与测试（通富）— 单价最低但走量

解读：越靠近晶圆级的前段环节，设备与工艺越密集、单颗加工费越高，这也是盛合毛利率结构优于纯后段厂的原因。后段单价低但随封装面积放大、HBM 颗数增加而同步抬升，通富 / 长电吃的是「量 + 面积」的成长。

对投资视角的含义：如果你押注「AI 封装国产替代」，价值量高地是前段（盛合）——单颗加工费最贵、技术壁垒最高、国产化弹性也最大。通富和长电的逻辑不一样——它们是「量增」逻辑，受益于封装面积放大和 HBM 颗数增加，但不是「国产替代」逻辑（它们做的是 OSAT 三十年都会做的事，只是被 AI 拉了一波）。

3.3.1 一颗 AI 芯片如何流过封装链：从裸 die 到成品卡的完整路径

前面分了三家各自的段位，但静态的分工表不容易看出「钱在谁手里、风险卡在哪」——跟着一颗芯片走一遍就清楚了。以一颗国产 AI 训练卡（类 CoWoS 流程）为例：

1. 流片（晶圆厂）：逻辑 die 在先进制程产线流片。这一步是芯片的「大脑成型」，但此时它还是一颗裸 die，什么都没有。
2. 前段接力（盛合晶微）：裸 die 和中介层一起进入盛合。中介层先做 TSV + RDL 布线（硅片上的「毛细血管」），再把逻辑 die 通过微凸块键合到中介层上，HBM 堆栈用 TCB / MR-MUF 贴装上去——这一步完成后，die + 中介层 + HBM 成为一个「半成品模块」，也是整条链上单价最高的一段。
3. 后段接力（通富 / 长电）：半成品模块进入 OSAT，做底填塑封（控制翘曲）、贴到 ABF 载板上（FCBGA）、再走老化与成品测试。这一步价值量最低，但决定最终良率——翘曲没控住，前面全白做。
4. 出货：测试通过，整卡交付客户。

一次真实流转里能看到三件事：

• 价值量沿链条递减：前段加工费最贵、后段最便宜但走量，这就是 3.3 节那张价值量分布图的动态版。
• 责任交接点是良率风险最大处：前段「半成品模块」的翘曲、后段 FCBGA 贴装时的应力，都可能让前段白做——这是国产分工接力相比台积电一站式多出来的隐性成本。
• 瓶颈不总在封装本身：如果 HBM 到不了货（管制或供给问题），前段和后段都会空转——HBM 是这条链上唯一的「单点上游约束」。

这条路径在台积电体系里是同一家完成的（CoWoS-S 前段 + 后段 + 测试都在台积电），在国产链里被拆成三家——拆开省了单点建设的钱，也多付了协调与责任界定的代价。这正是第三章「一站式 vs 分工接力」讨论落到地面上的一帧。

3.4 技术代差量化：2.5D 差距约 2-3 年，3D 混合键合差距 4-6 年

报告给了一张代差量化表（P16），这是整份调研里最敏感也最克制的一节——它直接告诉读者国产的「卡点」在哪：

差距在缩小的是 2.5D：中介层尺寸与产能爬坡主要受资本开支约束，国产可用投资换时间；盛合募投落地后，2.5D 供需缺口将明显缓解。

差距难压缩的是 3D 与 HBM：混合键合设备（Besi / EVG 等）与 HBM 均在出口管制覆盖范围内，这两段是国产链条被「卡脖子」的真实卡点，短期靠囤设备与国产替代双线推进。

这张代差量化表是整份报告的核心交付：不要把「国产先进封装」当成一个统一概念——2.5D 段我们能追（投资 + 时间可换）、3D 混合键合段受设备管制很难短期追、HBM 段受 DRAM 工艺管制更难追。三种代差对应三种追赶路径，三种投资逻辑，三种时间表。

3.5 三家风险维度一览

报告把三家的风险维度（P15）单独列了一行：

• 盛合晶微：双重实体清单 + 客户集中（客户 A 占 74.4%）
• 长电科技：高端 2.5D 份额尚低
• 通富微电：单一客户（AMD）占 52% + 负债率 64.92%

盛合的风险是最特别的——它直接面对地缘政治风险。双重实体清单意味着它的设备采购、客户合作、技术授权全部受美国出口管制约束。客户 A 单一占 74.4% 又意味着它跟客户 A 的合作一旦受阻，盛合的营收会出现断崖式下降——这是为什么盛合需要「前段能力 + 国产 AI 芯片深度绑定」的故事，但也意味着这家公司的 beta 远高于行业。

通富的风险是财务结构——AMD 占 52% + 负债率 64.92% 意味着它对 AMD 单一客户高度依赖，且资金压力较大。一旦 AMD 把订单转给别家，通富的现金流会承压。

长电的风险相对最小——它是国产封测品类广度第一，全球客户 + 专利池 + XDFOI 平台化可复用，财务结构相对稳健。但代价是它的高端 2.5D 份额尚低——它的成长故事靠「品类广度」而不是「高端突破」。

四、前景展望：14% CAGR + 五大趋势判断

4.1 市场规模：先进封装 2025-2031 CAGR ~14%

口径锁定：Yole 新版预估先进封装 2025 年约 550 亿美元、2031 年超 1200 亿美元；各家机构口径差异大（是否含测试、含载板），本报告统一采用 Yole 口径。

两条驱动：

1. 第一驱动：AI / HPC 贡献增量的大部分——2.5D / 3D 细分增速显著高于均值，是结构性而非普涨行情
2. 第二驱动：单封装价值量随 HBM 颗数与面积同步放大，封装 ASP 提升快于出货量

国产份额：大陆 OSAT 全球占比约 25-30%（长电 / 通富 / 华天），但高端 2.5D 份额仍低，结构升级空间即成长空间——意思是国产 OSAT 不是没市场，是市场在「结构升级」这件事上还没充分受益。

4.2 五大趋势判断：未来三年的主线

报告最后一节给了五条趋势判断（P18），这是整份报告里前瞻性最强的一段：

趋势 1：面板级封装从研发走向试产 FOPLP / CoPoS 在 2027 年前后进入量产窗口，率先承接大尺寸 AI 封装外溢需求。

趋势 2：玻璃基板成为大尺寸终局方案 平整度与 CTE 优势解决 9.5x 光罩级翘曲；TGV 加工与金属化是产业化难点。

趋势 3：HBM4 回摆微凸块 = 国产跳过 TCB 窗口 HBM4 部分方案回归微凸块工艺，为国产设备与工艺链留出差异化切入空间。

趋势 4：混合键合向芯粒级渗透 间距 4.5µm 后，SRAM / IO die 全面 3D 化；国产在此代际差距 4-6 年，是最需补课的一段。

趋势 5：国产链条从「拼流程」走向「建生态」 盛合（前段）+ 长电 / 通富（后段）+ 国产 HBM 的协同若跑通，将复制台积电一体化的部分定价权。

4.3 一句话结论

报告原文：先进封装是 AI 算力竞赛中确定性最高、国产化弹性最大的环节——短期看产能缺口与订单兑现，中期看 2.5D 国产替代节奏，长期看 3D 与玻璃基板的技术卡位。

这句话拆开读：

• 「确定性最高」——AI 算力增长是确定的，封装作为咽喉是不可替代的
• 「国产化弹性最大」——相比先进制程的强管制，封装的可投资 / 可追赶 / 可替代空间最大
• 「短期看产能缺口与订单兑现」——2026-2027 年的业绩驱动是 CoWoS 产能爬坡与英伟达 / AMD / 博通订单兑现
• 「中期看 2.5D 国产替代节奏」——盛合募投落地 + 客户 A 出货节奏
• 「长期看 3D 与玻璃基板的技术卡位」——谁先在 4.5µm 混合键合 + 玻璃基板 + 面板级这三段跑通，谁拿下一个十年的定价权

五、写在最后：当封装变成地缘政治的「咽喉」

这份调研不是一份技术综述，是一份关于 AI 算力咽喉之战的全栈拆解。

它的几个独特价值：

1. 把「先进封装」拆开了讲——2.5D / 3D / Fan-Out / 面板级四条路线，各有自己的代表方案、客户场景、追赶变量，不容混为一谈
2. 把「国产替代」拆开了讲——明确拆出 2.5D 段（2-3 年代差、可追）和 3D 段（4-6 年代差、难追），对应不同的投资逻辑
3. 不回避地缘政治卡点——明确指出 HBM（管制清单）+ 混合键合设备（Besi / EVG 出口管制）+ 盛合双重实体清单是三个真实卡点
4. 不只看技术，也看财务——把盛合客户 A 占 74.4% / 通富 AMD 占 52% / 长电规模优势这些财务事实直接放在技术参数旁边

对工程师：这份报告是先进封装入门的「产业地图」——它不教你怎么做中介层，但告诉你中介层在哪一段、谁做、值多少钱、被谁卡。

对产业研究员：报告把「台积电一站式 vs 国产分工接力」这个产业组织模式直接拉到台面对比——一站式护城河在「制程+封装+生态」三位一体，分工接力的代价是交接点扯皮但弹性更高。这是判断国产封装长期竞争力的关键视角。

对投资人：报告给的代差量化表（P16）是估值基础——不要把「先进封装」当成一个均匀赛道，2.5D 段（盛合主攻、可追、对应国产替代主线）和 3D 段（受设备 + HBM 管制、最难追）对应完全不同的估值逻辑与时间表。

对政策研究者：报告把地缘政治卡点直接拆成三条——HBM（出口管制清单）、混合键合设备（Besi / EVG 等出口管制）、盛合双重实体清单。这三条是判断产业政策与企业战略如何咬合的真实坐标。

最后说一句个人判断（这一段不在报告里，是我的延伸）：

封装的故事，2026 年看起来是「产能 + 路线」的工程问题，2030 年会变成「生态 + 地缘」的政治问题。台积电的护城河从来不靠单点工艺，靠的是「制程+封装+HBM+EDA+设备」五位一体的生态。国产要复制这个护城河，意味着「盛合前段 + 长电/通富后段 + 国产 HBM + 国产 EDA + 国产键合设备」五条战线同时推进——这是产业政策的视角，一家公司扛不动。

下次你看到「国产先进封装」四个字，建议先问一句：指的是 2.5D 段的盛合替代，还是 3D 段的混合键合突破，还是 FOPLP / 玻璃基板的形态创新？三段故事，三种时间表，三种投资逻辑，混在一起讲是会害人的。

本文基于飞书收到的《AI先进封装技术与产业链深度调研-V3》PDF（创建于 2026-08-17 23:08 GMT+8，工具 WPS 演示；18 页 / pypdf 提取 6,876 字符）+ Yole Group + 大摩 + 花旗 + 灼识咨询 + Counterpoint + TrendForce + 台积电技术论坛 + IEDM + 各公司公告/招股书 共 9 类信源整合而成。关键数据点（光罩尺寸、HBM 颗数、产能数字、市占、客户集中度、代差年数、市场规模）均以 PDF 原文为口径，个别与公开时间线不一致处已在下节说明。报告版本 V3 后续若有变动，请以原始 PDF 渠道为准。

参考来源与口径说明

本文的数据与判断主要来自以下渠道，可据此进一步核实：

• 《AI先进封装技术与产业链深度调研-V3》（2026-08-17，WPS 演示导出 PDF，18 页）：主线信源。文中技术路线对比、产能曲线、市占、代差年数与五大趋势判断均转述自该报告，属单一信息源。
• Yole Group《Status of the Advanced Packaging Industry》：先进封装市场规模（2025 年约 550 亿美元 → 2031 年超 1200 亿美元，CAGR 约 14%）。
• 摩根士丹利：2026 年 CoWoS 需求约 100 万片，英伟达 60% / 博通 15% / AMD 11% 的需求结构预估。
• 花旗：长电 XDFOI 成本约为 CoWoS 六成的比较口径。
• 灼识咨询：盛合晶微大陆 2.5D 市占约 85%（2024 年）。
• Counterpoint / TrendForce：HBM 份额（2026Q1 海力士 58% / 三星 21% / 美光 21%）、大陆 OSAT 全球占比 25-30%。
• 台积电技术论坛（2024-2026）与 IEEE / IEDM 公开路线图：3DFabric 体系、CoWoS 光罩倍数路线（3.3x → 9.5x）、SoIC 键合间距路线（9 → 6 → 4.5µm）、三重物理约束。
• 各公司公告与招股书：长电 XDFOI 参数（RDL 2µm、4nm 芯片 / 1500mm² 封装 2023 年量产）与临港 78 亿元扩产；通富 AMD 占收入 52.29%、负债率 64.92%、苏州与槟城各 85% 合资；盛合客户 A 占收入 74.4%。
• TrendForce（2026-09-18 新闻）：CoWoS-S 现行方案为 2 颗 SoC 搭 8 颗 HBM，CoWoS-L 主流地位预计延续至 2028 年，AMD MI400/450 系列 2026 年下半年起放量。

口径说明：原始 PDF 为非公开渠道流转文件，读者无法直接核对其表格；上列机构研报亦多需订阅。文中产能、市占、成本比、代差年数等数字按报告口径转述，量级与公开报道一致处已做交叉核对，无法独立核实处已随文标注信源。个别与公开时间线不一致的表述已按公开信息校准：HBM 供应商即海力士、三星、美光三家，58 / 21 / 21 的份额合计即为全部市场；MI350 系列已于 2025 年年中发布上市，AMD 新一代放量节奏按 TrendForce 2026 年 9 月口径表述为 MI400/450 于 2026 年下半年起放量；Rubin 现行封装集成 8 颗 HBM，Rubin Ultra 规划升至 12 颗。技术代差年数（2.5D 约 2-3 年、3D 混合键合约 4-6 年）为报告的综合研究判断，非官方口径。引用请以各机构原始报告与公司公告为准。