光进铜退趋势下 Micro LED 发展机遇：AI 光互连赛道方案分析

AI 算力扩张的真正瓶颈不在芯片本身，而在算力与内存、卡与卡互联之间的速度差。铜缆在 400G 以上丢掉了传输距离，传统光模块单端功耗压在 9.8-12 W，两条路都触顶。Micro LED 光互连给出的答案，是用数百个低速并行光通道替代少数高速通道，让功耗、带宽密度、可靠性三项指标同时向前推进。

口径说明

本文整理自一份 2026 年 5 月的行业研报（PPT 版）。动手核对过公开信息：海外四家厂商的关键节点已按官网与新闻稿校准；无法核实的部分在文中标注「研报口径」。所有功率、带宽、成本数字保持研报原值，未做二次加工。微软 MOSAIC 方案的技术细节均转引自该研报，其公开论文链接未能查证，引用时请以微软研究院官方发布为准。

概述

GPU 单卡算力增长最快，内存带宽次之，NVLink 级别的互联最慢，三者差距逐年拉大，算力被互联效率卡住。

Micro LED 光互连走的是另一条路。它由微软研究院的 MOSAIC 方案提出，原型已做到 50 米传输，功耗比传统 800G 光学方案降 56%-68%；在产业侧，Avicena 的评估套件 2026 年 8 月起向客户发货，台积电将为这条技术路线制造光电探测器，联发科、Credo、Marvell 相继入场。

下文先回答互联为什么成为瓶颈、现有方案为何触顶，再拆解 Micro LED 的组件原理与原型验证结果，最后落到架构重构、产业格局与供应链机会。

一、为什么互联成了瓶颈

1.1 算力建设的资金规模

研报口径：2025 年五大海量云服务商（AWS、微软、谷歌、Meta、Oracle）资本开支约 3810 亿美元，同比增长 68%，2025-2027 年合计约 1.4 万亿美元。国内字节跳动 2025 年资本开支约 1600 亿元，其中约 900 亿元用于采购算力；阿里 2025 年 2 月宣布三年投入超 3800 亿元建设云和 AI 基础设施。

这些钱花下去，能不能在训练里真正变成算力，取决于卡与卡之间能不能协同工作。互联效率决定这笔投入能释放多少算力。

1.2 剪刀差：三种速度的分化

以英伟达 GPU 架构迭代为例：

GPU算力增速   ████████████████████  (最快)
内存带宽增速 ██████████████      (次之)
NVLink互联   ████████            (最慢)

GPU 单卡算力快速提升，卡间数据交换效率严重滞后。花大价钱买来的算力，释放不出来。

1.3 三层互联架构的带宽落差

超节点（Super PoD）已成主流路径。MoE（Mixture of Experts，混合专家模型）训练中所有专家模块都要交换数据，全对全通信需求激增，芯片厂商不再单纯靠小节点横向 Scale Out 扩容，而是持续扩大 Scale Up 覆盖范围。NVL72（英伟达 GB200 NVL72，72 卡）与 CloudMatrix384（华为，384 卡）超节点已商用落地。

Scale Up 带宽最高——基于 NVLink 与 NVSwitch 芯片直连组网，全互联无阻塞。但它的规模扩张撞上了铜缆的物理极限。

二、现有方案为何触顶

2.1 三类主流方案对比

说明：DAC（Direct Attach Cable，直连铜缆）无源、即插即用；AOC（Active Optical Cable，有源光缆）与可插拔光模块同属「光电转换在端口完成」的传统光学方案，下文统称传统光学；CPO（Co-Packaged Optics，共封装光学）把光引擎与交换芯片封在一起；FIT（Failure In Time，失效率单位）指器件每十亿工作小时的失效次数，数字越小越可靠。

表格里 <1-3 米是 DAC 在低速率场景的上限，速率越高距离越短。

铜缆的问题：传输距离随速率提升急剧缩短。按研报口径，400Gb/s 下 DAC 实际可用距离已不足 0.5 米。NVL72 超节点被迫用铜缆互连，72 卡挤在单机架里，功率密度高达 120 kW/机架——物理上几乎无法继续扩展。

传统光学的问题：研报口径，每机架额外增加 20 kW 功耗；10 万 GPU 集群每 6-12 小时发生一次链路故障。高密度场景下，这两条都不可接受。

2.2 “窄而快"架构的功耗困局

800Gbps 链路的传统做法是 8 个 100Gbps 高速通道并行——「窄而快」架构。铜缆这边，高速信号完整性问题导致距离受限；光学那边，高功耗组件（激光驱动器、ADC/DAC、DSP）和复杂纠错机制让功耗变成铜缆的数倍。

Serdes（Serializer/Deserializer，串行器/解串器）单通道速率每上一级台阶，铜缆的可用距离就再缩一截。研报的判断是：速率从 200Gb/s 向 400Gb/s、800Gb/s 演进后，机架内的铜缆会先于带宽需求失效，光互连渗透因此不可避免。

三、Micro LED 光互连技术解析

3.1 基本原理：“宽而慢"架构

MOSAIC 由微软研究院提出。核心思路不是把通道变窄跑得更快，而是将少量高速通道替换为数百个并行低速光学通道。

以 2 Gbps/通道计算，400 个通道即可实现 800 Gbps 总速率。用通道数量换单通道速率，这种做法在内存总线和芯片互连里已经用了几十年；把它完整搬进光互连，是 MOSAIC 这类方案的核心差异。

3.2 Micro LED 如何突破"窄而快"的三重限制

电磁干扰（EMI）：铜缆通道数受限于电磁串扰——通道越密，干扰越严重。Micro LED 用光学传输，通道可高密度排列而无 EMI 问题。

功耗可扩展性：单个 Micro LED 功耗仅数百微瓦，研报口径比传统激光器低 2-3 个数量级。800 个通道并行，总功耗仍在瓦级——铜缆和传统光学都做不到。

单片集成与可靠性：单片集成的 Micro LED 阵列在 1mm² 内容纳 400+ 通道，结合多芯成像光纤实现超高密度。Micro LED 比激光器更坚固耐用，易于添加冗余通道。

四、四大关键组件

4.1 直接调制 Micro LED 阵列

Micro LED 尺寸仅几到几十微米，ON-OFF 调制至数 Gbps。单芯片集成数十至数百个，20×20 阵列即可实现 800Gbps。

与传统激光器的区别：激光器需要精密的温度控制和复杂驱动电路；Micro LED 只需 ON/OFF 两个状态，用最简单的 NRZ（Non-Return-to-Zero，不归零编码）即可。

4.2 多芯成像光纤（Multi-Core Imaging Fiber）

单根光纤支持数千个纤芯，解决数百通道需要大量光纤的布线难题。

为什么 skew 如此重要：并行传输中，各通道到达时间的差异（skew，通道间时延差）会导致接收端难以同步。低 skew 意味着各通道可用简单的统一时钟，而非每个通道独立的时钟恢复电路（CDR，Clock and Data Recovery）——这是功耗降低的另一关键因素。

4.3 TIR 全内反射微透镜

Micro LED 是朗伯发射器（Lambertian emitter，发光强度沿余弦分布的漫射光源），光束发散角达 ±90°，传统微透镜耦合效率低。定制 TIR（Total Internal Reflection，全内反射）微透镜将光束准直为 ±12° 锥形，研报口径耦合效率提升 2 倍以上。

两个作用：一是高效耦合，大幅提升从 Micro LED 到光纤的光传输效率；二是抑制串扰，准直后的光束更好地进入各自纤芯。

4.4 低功耗模拟电子后端

采用 NRZ 编码（仅 ON/OFF 两电平），无需复杂 DSP、ADC/DAC 和 CDR 电路，基础模拟均衡即可补偿传输损伤。

800Gbps 链路单端功耗对比（研报口径）：

时钟传输方案：通过控制通道前传时钟信号，避免每个通道都配独立 CDR——这是模拟后端低功耗的最后一环。

4.5 一个信号如何穿过四大组件

把四个组件串起来，看一次信号从 GPU 出发、到达另一颗 GPU 的完整路径：

1. 发送端：GPU 输出的电信号进入调制电路，驱动单个 Micro LED 做 ON/OFF 调制。通道速率只有 2 Gbps，几百个通道并行，每个通道的电驱动都极简单。
2. 耦合：Micro LED 的朗伯光束发散角达 ±90°，经 TIR 微透镜准直为 ±12° 锥形，耦合进多芯光纤的对应纤芯。
3. 传输：多芯光纤一根承载数千个纤芯，几百路并行信号共用一根光纤，线缆数量大幅减少。低 skew 保证各通道到达时间接近，接收端用统一时钟即可，不需要逐通道 CDR。
4. 接收端：光线从光纤另一端的纤芯射出，经透镜对准 CIS（CMOS Image Sensor，图像传感器）转为电信号。NRZ 编码加基础模拟均衡就能补偿传输损伤，无需 DSP 和 ADC/DAC。
5. 结果：整条链路没有高功耗的数字信号处理，单端功耗从传统 800G 光学的 9.8-12 W 降到 3.1-5.3 W。

这条路径里，功耗主要省在两处：发射端用数百个微瓦级 Micro LED 替代高功耗激光器与驱动电路，接收端用统一时钟和模拟均衡替代每通道的 CDR 与 DSP。

五、原型验证：实测到了什么

5.1 关键验证结果（研报口径）

BER（Bit Error Rate，误码率）越小越好；FEC（Forward Error Correction，前向纠错）允许链路带一定误码工作。通道备份是 Micro LED 相对激光器的另一优势——阵列里留出冗余通道，某通道失效时系统自动切换，可靠性显著提升。

5.2 这组数据能说明什么、不能说明什么

这组数字测的是：一条 2 Gbps 通道在几十米多芯光纤上的链路级可行性。它证明技术已过「能不能做」的门槛。

三个不能直接推出的结论：

• 量产成本与良率——原型器件与规模量产是两回事，研报没有给出任何成本数据；
• 生态兼容性——要接入现有 GPU 与交换机，主机接口需要重新设计，研报未给出兼容路径的时间表；
• 相对位置——VCSEL 阵列、硅光、CPO 等竞品路线同样在进步，此处没有横向对比数据。

把这套数字当作「技术可行性」的证据成立；当作「量产时间表已定」的证据，就超出了数据范围。

六、重构数据中心架构

6.1 打破 ToR 交换机的距离束缚

DAC 铜缆够不到相邻机架，才需要 ToR（Top of Rack，机架顶部交换机）在机架内先聚合再转发。MOSAIC 的 50 米传输能力让服务器可以直接互连，省掉这一跳：

• 降低网络延迟（少一跳）
• 降低硬件成本
• 移除 ToR 这个单点故障
• 全非阻塞拓扑更具可行性
• torus、dragonfly 等多维直连拓扑变得实用

6.2 GPU 解聚与内存池化

GPU 解聚：大型多芯片 GPU 拆分为 LiteGPU（研报口径），降低制造复杂度，提升可扩展性。

内存解聚：低延迟光互连支持计算与内存分离，减少对 HBM（High Bandwidth Memory，高带宽内存）的依赖——内存不再必须紧贴 GPU，可通过高速光网络访问独立的内存池。

6.3 与 CPO 共封装光学的协同

MOSAIC 完全兼容 CPO：

• 利用芯间互连低数据速率直接调制 Micro LED，无需高速 Serdes 转换
• 支持更大规模 GPU 集群高速互连，提升集体通信效率
• 结合资源动态聚合，实现弹性计算，提高资源利用率

MOSAIC 的设计意图：有意利用消费级技术（Micro LED 和成像光纤）实现「宽而慢」光链路——消费级技术的成本优势和量产规模，正是工业级光模块最缺的。

七、产业格局：谁在领跑

7.1 海外厂商进展

下表中「已核实」指官网或新闻稿可查证的事实；未标注的技术指标均为研报口径。

三点观察：

1. Avicena 跑在前面。评估套件已经开始向客户交付，从「论文里的方案」变成「客户手上可以测的东西」，这一步其余厂商都还没迈。
2. 代工与器件巨头已经下场。台积电制造光电探测器，意味着这条路线进入主流供应链的视野；ams OSRAM（研报口径）与 Mojo Vision 的 microLED 器件能力是现成的产业基础。
3. Credo 和 Marvell 从两端进场。Credo 靠 AEC（有源铜缆）客户关系替代铜缆，Marvell 走合作开发补光学短板，切入点不同，指向同一个判断：Scale Up 互连的光学化是确定性方向。

7.2 国内厂商进展（研报口径）

四家分别卡在链条的不同位置：三安、华灿做发光芯片，兆驰从芯片做到模块，思特威做接收端 CIS。需要留意的是，「送样」「小批量」距离光通信客户的量产认证还有一段路——光通信客户考核的不是显示行业的亮度与良率，而是 FIT 失效率与长期可靠性。显示面板的量产经验是入场券，不是通行证。

八、供应链六大环节增量机遇

Micro LED芯片 → TIR透镜 → 多芯光纤 → 光学棱镜 → 光学透镜 → CIS传感器
     ↑              ↑          ↑          ↑          ↑          ↑
  发射光源      光路聚焦     并行传输     光路调整    精密光学    接收端

8.1 各环节核心标的

8.2 市场空间测算（研报口径）

Credo 与东北证券的测算：

• AEC（Active Electrical Cable，有源铜缆）TAM：超 50 亿美元
• ALC（Active Light Cable，有源光缆）TAM：超 100 亿美元，约为 AEC 的 2 倍

光通信新赛道会带动光芯片、光学组件、传感芯片等细分领域增长——这是新增的增量市场，不是把既有订单从铜缆或传统光模块里挪出来。

九、采用建议与决策参考

9.1 为什么现在值得关注

三条线同时推到临界点：

1. AI 算力扩张的倒逼：Scale Up 超节点规模扩张受铜缆物理极限压制
2. Serdes 速率升级的节点：从 200Gb/s 向 400Gb/s/800Gb/s 演进，铜缆可用距离缩到亚米级
3. 原型验证通过：功耗降 56%-68%、可靠性达铜缆水平、50 米传输——技术已过可行性门槛

9.2 谁先受益

第一批（2026-2027 年）：

• 超大规模云服务商的数据中心新建项目（AWS、微软、谷歌等已有明确布局）
• NVL72 级别以上的 AI GPU 集群 Scale Up 网络
• CPO 共封装光学的过渡方案

第二批（2028 年及以后）：

• 企业级 AI 算力集群
• 分布式计算架构（内存解聚场景）

9.3 国内产业链的独特优势

• 完整覆盖：Micro LED 芯片 → TIR 透镜 → 多芯光纤 → CIS 传感器，全链条国内均有厂商布局
• 量产成本优势：消费级 Micro LED 的量产经验（显示面板行业）可迁移到光通信领域
• 国产化机遇：光通信上游供应链在贸易摩擦背景下有强烈的自主可控需求

9.4 风险与证伪信号

这条逻辑的薄弱处同样具体：

1. 竞品路线不在原地等。VCSEL 阵列、硅光、CPO 都在把单通道速率往上推。如果 CPO 在下一代 Serdes 世代先解决可维护性问题，Micro LED 的窗口会被压缩。
2. 送样到量产的鸿沟。国内厂商的「送样」「小批量」尚未见光通信客户的 FIT 认证公告，显示行业的出货纪录在光通信客户那里权重有限。
3. 数据口径的局限。文中厂商指标多转引自研报与专家纪要，缺少第三方实测交叉验证；实验室成立的 1-2 pJ/bit 与 50 米，不等于规模部署成本成立。
4. 未来 12 个月值得盯的进度条：Avicena eKit 的客户交付与测试反馈、ECOC 2026 带连接器演示的可靠性数据、国内厂商首批光通信客户认证公告。三者兑现其一，逻辑加强；三者同时落空，就该下调预期。

总结

Micro LED 光互连要解决的问题很具体：AI 算力扩张过程中，算力释放被互联效率压制。铜缆丢距离、传统光学耗电高，现有方案在功耗、带宽密度、可靠性之间只能取舍；MOSAIC 的「宽而慢」架构用数百个低速并行光学通道，把三个指标同时向前推。

对投资判断而言，这条路的确定性来自两点：一是技术已过可行性门槛（50 米传输、功耗降 56%-68%、可靠性到铜缆水平，且有 Avicena 评估套件交付这样的产业节点佐证），二是国内六大供应链环节均有厂商布局，消费级 Micro LED 的量产经验可以迁移到光通信。不确定性同样清晰：竞品路线的进度、送样到量产认证的距离、研报口径数据缺少第三方验证。落地节奏上，先看 2026-2027 年云厂商数据中心新建项目与超节点集群，后看 2028 年后的企业级与内存解聚场景。

来源与延伸阅读

• Avicena 官网（LightBundle eKit 2026 年 8 月向选定客户发货、ECOC 2026 带连接器 microLED 互连演示、台积电光电探测器合作）
• Mojo Vision 新闻稿《Marvell and Mojo Vision Collaborate to Develop Next-generation, High-density Micro-LED Connectivity Solutions》（2026-03-12）
• Mojo Vision 获 Future Ventures 1750 万美元战略投资（AI 基础设施光学 I/O）
• Credo 新闻稿页（ZeroFlap MicroLED 产品类目、完成收购 DustPhotonics）
• IEEE Spectrum 对台积电与 Avicena microLED 互连制造合作的报道（转引自 Avicena 官网新闻页）
• 行业研报 PPT 解析（2026-05）：本文 MOSAIC 技术细节、原型数据、国内厂商进展与市场测算的原始出处；关键数据为研报口径，未经第三方实测验证